資料詳細

  • 1 件中、 1 件目

実習Ｖｅｒｉｌｏｇ‐ＨＤＬ論理回路設計 貸出可

木村 真也／著 -- CQ出版 -- 2001.11 -- 549.7

所蔵

所蔵は 1 件です。現在の予約件数は 0 件です。

所蔵館 所蔵場所 請求記号 資料番号 資料区分 帯出区分 状態
一般 一般資料室 548.2/2001/ 00008841660 和書 帯出可 在庫 iLisvirtual

ページの先頭へ

資料詳細

タイトル 実習Ｖｅｒｉｌｏｇ‐ＨＤＬ論理回路設計 ,
書名ヨミ ジッシュウ　ヴェリログ　エイチディーエル　ロンリ　カイロ　セッケイ
副書名 ＥＤＡツールを使ってＦＰＧＡに回路を実装する
叢書名 Ｄｅｓｉｇｎ　ｗａｖｅ　ｂｏｏｋｓ
著者 木村 真也 ／著  
著者名ヨミ キムラ,シンヤ
出版者 CQ出版
出版年 2001.11
ページ数, 大きさ 270p, 24cm
NDC１０版 549.7
NDC８版 548.2
一般件名 集積回路 , 論理回路 , ハードウェア記述言語
注記 付属資料：ＣＤ－ＲＯＭ（１枚　１２ｃｍ）
内容紹介 C言語と似た文法で習得しやすく広く普及しているハードウェア言語であるVerilog-HDLについて紹介。記述方法の基礎、設計対象のモデリングなど、一連のハードウェア設計を行いながらFPGAに実装する立場で解説。

ページの先頭へ